7.4.5.1.1. Состояния магистрали

Для формирования тактового сигнала CLK процессор использует тактовый сигнал двойной частоты CLK2. Внутренний тактовый сигнал соответствует внешнему сигналу CLK тактового генератора 82324. Допускается некоторое отставание сигнала CLK генератора 82324 от сигнала CLK2, но ни в коем случае его опережение. Кроме того, он может быть использован как индикатор фаз состояния.

Каждый цикл магистрали состоит по меньшей мере из двух состояний магистрали: Т1 и Т2. Каждое состояние магистрали состоит в свою очередь из двух тактов CLK2, которые могут быть представлены как фаза 1 и фаза 2 состояния магистрали. Во время первого состояния магистрали (Т1) активизируются как выводы адреса, так и выводы состояния. Во время второго состояния (Т2), которое совпадает с концом второго такта CLK2, цикл магистрали завершается. Если процессор не нуждается в циклах магистрали, МП 80386 остается в состоянии незанятой магистрали (Т1).

Максимальная скорость передачи для магистральных операций определяется внутренней тактовой частотой МП 80386 и составляет 32 бит на каждые два такта CLK, т. е. 32 Мбайт/с (частота сигнала CLK2 = 32 МГц, частота внутреннего сигнала CLK =16 МГц). Удобным свойством МП 80386 является то, что управление синхронизацией выходов адреса и состояния может осуществляться так, что эти выходы становятся достоверными до завершения предыдущего цикла магистрали. Такое перекрытие позволяет организовать конвейер из циклов магистрали. Конвейер адресов увеличивает пропускную способность магистрали без уменьшения времени доступа к памяти или устройствам ввода-вывода. При тактовой частоте 16 Мгц МП 80386 передает данные со скоростью 32 Мбайт/с, и это позволяет иметь время доступа к адресу в три такта CLK (187,5 не при частоте 16 МГц, пренебрегая задержками сигналов). Без конвейера адресов время доступа составляет только два такта CLK (125 не при частоте 16 МГц).

Процессор адресует до 4 Гбайт (2³² байт, адреса от ООООООООН до OFFFFFFFFH) физической памяти и 64 Кбайт (2¹⁶ байт, адреса от ООООООООН до OOOOFFFFH) устройств ввода-вывода. Он поддерживает раздельные адресное пространство физической памяти и адресное пространство устройств ввода-вывода.

Пространство памяти и пространство устройств ввода-вывода являются последовательностями 32-разрядных двойных слов (2³⁰ 32-разрядных ячеек памяти и 2¹⁴ 32-разрядных портов ввода-вывода максимум). Каждое двойное слово начинается с физического адреса, кратного четырем. Это слово имеет также четыре индивидуально адресуемых байта по последовательным адресам. Выводы A31 -А2 процессора соответствуют старшим битам физического адреса. Заметьте, что эти биты адресуют двойные слова памяти.

В каждом магистральном цикле передачи данные могут быть переданы группами по 8, 16, 24 или 32 бит. Для этого необходимо два цикла магистрали, которые автоматически запускаются МП 80386. Определенные комбинации сигналов ВЕЗ # -ВЕО# никогда не выставляются, поскольку МП 80386 оперирует только байтами, словами и двойными словами. Например, цикла магистрали с активными только сигналами ВЕО# и ВЕ2# не бывает никогда, так как это была бы передача двух несмежных байтов в одно и то же время.